Funktionssicherheit und verbesserte „Uptime“ durch TMR

October 06, 2016 // By Paul Owens
Entwicklung Zuverlässiger FPGA-Designs Durch Nutzung Von Triple-Modular-Redundancy. TMR erkennt und beseitigt Einzel-Bit-Fehler in Schaltkreisen durch Einfügen von Redundanzen und Logik zur Mehrheitsentscheidung
Company: